Компания Avago Technologies представила новый чип SerDes (Serializer/Deserializer — система параллельно-последовательного преобразования), предназначенный для применений 25 Гбит/c.
Чип разработан и реализован на технологической платформе 28 нм и обладает полной совместимостью CEI для интерфейсов 25 Гбит/с. Совместимость чипа SerDes с CEI-25G-LR упрощает проектирование решений для сетей передачи данных на его основе и обеспечивает возможность разработки систем 100G Ethernet для увеличения производительности решений для облачных вычислений, мультимедиа и виртуализации.
Ядра SerDes являются инновационной разработкой компании Avago. Они легко интегрируются благодаря модульной, многоскоростной архитектуре. Компания разработала и продемонстрировала интеграцию 400 каналов SerDes в одну интегральную схему. Чипы SerDes имеют уникальную архитектуру DFE (Decision Equalization Feedback) и выгодно отличаются целым рядом функциональных характеристик, среди которых низкое энергопотребление, минимальные задержки при обработке данных и показатель джиттера, высокая устойчивость к искажениям.
«Совместимость с CEI-25G-LR — не просто очередная новинка в ядрах SerDes, это значительный шаг к повсеместной разработке инфраструктуры 100G Ethernet», — говорит Фрэнк Остоич (Frank Ostojic), вице-президент и генеральный директор подразделения по продуктам на базе специализированных ИС в компании Avago. «В рамках концепции перехода на технологию 100G наша компания планирует использовать чип SerDes как основу для большинства будущих продуктов ».